欢迎光临科通芯城!

科通芯城,IC及其他电子元器材买卖型电商渠道100%正品确保!

类型 产品描述 RoHS 操作
Assura Physical Verification 规划规矩检测与地图和逻辑规划共同性检测,为SoC规划供给高良率的定制IP。 当即询价
Cadence Chip Optimizer 运用依据3D空间的办法进行建模、剖析并优化地图,使其满意电气束缚,制作规矩等等。 当即询价
Cadence CMP Predictor 经过依据模型的CMP热门辨认与面向CMP的RC抽取,增强规划功能与良率。 当即询价
Cadence Litho Electrical Analyzer 依据实在光刻概括线来抽取器材和连线的电气参数。剖析并且批改因为体系性变量发生的时序和漏电流热门。 当即询价
Cadence Litho Physical Analyzer 辨认并批改光刻图形的热门。运用依据模型的技能快速并且精确地猜测芯片的光刻概括,改善参数良率和芯片功能... 当即询价
Cadence Low-Power Methodology Kit 将低功耗技能流程组成一个有机的体系,并优化其详细运用于。然后经过完好的前端到后端办法学,最佳的实践,... 当即询价
Cadence Physical Verification System 在一种解决计划中供给从前端到后端规划,完成并且签收的整个流程。加快规划规矩检测和地图与逻辑规划共同性... 当即询价
Cadence QRC Extraction 快速并且精确的对整个芯片进行抽取和剖析。加快时序收敛并完成高质量的芯片。 当即询价
Encounter Digital Implementation System 无论是针对giga-gate/GHz、低功耗仍是混合信号规划,无论是干流工艺节点仍是先进工艺节点,都供给一个完好... 当即询价
Encounter Library Characterizer 主动生成最新建模格局的库,加快表征和从头定性。 当即询价
Encounter Power System 在整个规划与完成流程中供给了共同的、收敛的功耗与电源轨迹完好性剖析——跨过布图规划、电源规划、物理完成... 当即询价
Encounter Timing System Serves both front-end logic designers looking for high-quality static timing analysis and ease of us... 当即询价
First Encounter Design Exploration and Prototyping 支撑快速的全芯片虚拟原型,然后在规划周期的开端就能精确取得下流物理或许电学影响,一起关于大规模高速的... 当即询价
NanoRoute Advanced Digital Router 支撑对时序、面积、功耗、信号完好性和可制作性束缚的布线收敛,一起在速度和容量上全力支撑giga-gate/GHz... 当即询价
SoC Encounter RTL-to-GDSII System 整合了RTL归纳、芯片虚拟原型、主动布局归纳、时钟树归纳、可制作性规划与良率规划、低功耗和混合信号规划... 当即询价
Virtuoso Digital Implementation 针对电路驱动的混合信号规划,其间一小模块数字完成,供给一个完好的归纳,布局布线的体系东西。 当即询价
VoltageStorm Power Verification 主动剖析并优化去耦电容的巨细和方位,下降动态电压降。 当即询价
显现17条/共17条
联络咱们

联络咱们

电话
+86 400 8830 393

传真
+86(755) 2674 4090

电邮
service_info@yfdxg.com

微信
芯云<cogocloud>

快速询价
快速询价
购买指引
购买指引
官方微信

官方微信

官方微信
回来顶部